[giaban]0.000 VNĐ[/giaban]
[kythuat]
[/kythuat]
[tomtat]
[tomtat]
Thiết
kế hệ thống mã khối bằng công nghệ FPGA
MỤC
LỤC
MỞ
ĐẦU
CHƯƠNG
1: HỆ TRUYỀN TIN MẬT VÀ CƠ SỞ LÝ THUYẾT MÃ KHỐI
1.1.
TỔNG QUAN VỀ HỆ TRUYỀN TIN MẬT.
1.1.1.
Mô hình hệ thống truyền tin mật.
1.1.2.
Các phương pháp mã mật cơ bản.
1.1.2.2.
Phương pháp thay thế .
1.1.3.
Mô hình hệ mật.
1.1.3.1.
Hệ mật đối xứng (Hệ mật khoá bí mật).
1.1.3.2.
Hệ mật không đối xứng (Hệ mật khoá công khai).
1.1.4.
Phân loại hệ mã
1.1.5.
Đá nh giá độ mật của hệ thống truyền tin mật.
1.2.
CƠ SỞ LÝ THUYẾ T VỀ MÃ KHỐI.
1.2.1.
Khái niệm về mã khối.
1.2.2.
Nguyên lý thiết kế mã khối.
1.2.2.1.
Nguyên lý thiết kế chung về độ an toàn
1.2.2.2.
Nguyên lý thiết kế cho ứng dụng
1.2.3.
Các tham số của mã khối.
1.2.3.1.
Độ dài khối m.
1.2.3.2.
Độ dài khóa k và cỡ khóa đúng kt.
1.2.4.
Các cấu trúc mã khối cơ bản.
1.2.4.1.
Cấu trúc mã Feistel.
1.2.4.2.
Cấu trúc cộng - nhân.
1.2.5.
Các mã lặp.
1.2.5.1.
Mã lặp và hàm vòng
1.2.6.
Độ an toàn của các hệ mã khối.
1.3.
GIỚI THIỆU MỘT SỐ KỸ THUẬT MÃ KHỐI .
1.3.1.
Chuẩn mã dữ liệu DES
1.3.2.
Chuẩn mã dữ liệu Xô-Viết.
1.3.3.
Thuật toán mã hoá dƣ̃ liệu IDEA.
1.3.3.1.
Quá trình mã hoá của IDEA.
1.3.3.3.
Quá trình giải mã của IDEA.
1.3.4.
Các chế độ ứng dụng của mã khối.
1.3.5.
Một số giải pháp kỹ thuật thiết kế mã khối.
1.3.5.1.
Thiết kế mã khối bằng chương trình phần mềm.
1.3.5.2.
Thiết kế mã khối bằng công cụ phần cứng.
1.3.5.3.
Lựa chọn giải pháp thiết kế module mã khối ở Việt Nam.
1.4.
Kết luận chương.
CHƯƠNG
2: CÔNG NGHỆ FPGA
2.1.
TỔNG QUAN VỀ CÔNG NGHỆ FPGA.
2.1.1.
Giới thiệu về công nghệ FPGA.
2.1.1.1.
Sự phát triển của các thiết bị lập trình được.
2.1.1.2.
Cấu trúc cơ bản của FPGA.
2.1.1.3.
Phân loại FPGA.
2.1.1.4.
Ứng dụng của FPGA.
2.1.2.
Quá trình thiết kế cơ bản trên FPGA.
2.1.2.1.
Giới thiệu về quá trình thiết kế.
2.1.2.2.
Tối ưu lô gic.
2.1.2.3.
Ánh xạ công nghệ.
2.1.2.4.
Sắp xếp các phần tử (Placement).
2.1.2.5.
Định tuyến trên FPGA (rounting)
2.1.2.6.
Tải nạp chương trình.
2.1.3.
Giới thiệu về FPGA của hãng ALTERA.
2.1.3.1.
Các loại FPGA trên thị trường.
2.1.3.2.
Đặc điểm thiết bị FPGA của hãng Altera.
2.1.3.3.
Các họ FPGA của hãng Altera.
2.1.4.
Các công cụ thiết kế.
2.1.4.1.
Giới thiệu về EDA.
2.1.4.2.
Giới thiệu công cụ thiết kế Quartus II.
2.1.4.3.
Giới thiệu công cụ thiết kế MAX + PLUS II.
2.1.5.
Các ngôn ngữ mô tả phần cứng.
2.2.
NGÔN NGỮ MÔ TẢ PHẦN CỨNG VHDL.
2.2.1.
Giới thiệu chung về ngôn ngữ VHDL.
2.2.1.1.
Mô tả cấu trúc.
2.2.1.2.
Mô tả hoạt động.
2.2.1.3.
Mô hình thời gian theo các sự kiện rời rạc.
2.2.2.
Mô hình tổ chức.
2.2.2.1.
Thư viện thiết kế.
2.2.2.2.
Các cấu hình.
2.3
Kết luận chương.
CHƯƠNG
3: THIẾT KẾ HỆ THỐNG MÃ KHỐI
3.1.
CẤU TRÚC CỦA MODULE MÃ KHỐI.
3.1.1.
Cấu trúc chung.
3.1.2.
Một số yêu cầu đối với module mã khối
3.2.
LỰA CHỌN THUẬT TOÁN CHO MÔ PHỎNG THIẾT KẾ.
3.2.1.
Lựa chọn thuật toán.
3.2.2.
Mô tả thuật toán DES.
3.2.2.1.
Hàm F trong thuật toán DES.
3.2.2.2.
Lược đồ tạo khoá mã dịch.
3.3.
PHƯƠNG PHÁP THIẾT KẾ MODULE DES TRÊN FPGA.
3.3.1.
Quy trình và công cụ thiết kế.
3.3.1.1.
Quy trình thiết kế.
3.3.1.2.
Công cụ thiết kế.
3.3.2.
Sơ đồ khối chức năng của module mã khối DES trên FPGA.
3.3.2.1.
Sơ đồ khối tổng quát.
3.3.2.3.
Sơ đồ khối chức năng của module DES.
3.3.3.
Mô tả hoạt động của các khối trong module DES bằng VHDL.
3.3.3.1.
Khối các phép hoán vị
3.3.3.2.
Mô tả khối DES16
3.3.3.3.
Khối deskey (tính toán khoá).
3.3.3.4.
Khối Control (điều khiển).
3.3.3.5.
Khối Converter (lấy dữ liệu vào/ra)
3.3.3.6.
Tổng hợp các khối chức năng của module DES.
3.3.3.7.
Kiểm tra thiết kế.
3.3.4.
Phần cứng mô phỏng module DES
3.3.4.1.
Khối xử lý chính (mã hoá/giải mã).
3.3.4.2.
Khối cấu hình cho FPGA.
3.3.4.3.
Các phần mạch khác.
3.3.5.
Kiểm tra sự hoạt động của DES trong module mã khối.
3.4.
KẾT QUẢ THIẾT KẾ MODULE MÃ KHỐI DES.
3.4.1.
Kết quả thiết kế.
3.4.1.1.
Sơ đồ phần cứng của module.
3.4.1.2.
Kiểm tra kết quả thiết kế.
3.4.2.
Đánh giá kết quả thiết kế module mã khối.
3.5
Kết luận chương.
3.6
Kết luận chung
TÀI
LIỆU THAM KHẢO
PHỤ
LỤC
Bài viết liên quan
